KATO: Knowledge Alignment and Transfer for Transistor Sizing of Different Design and Technology

自动晶体管尺寸设计在电路设计中仍然是一个巨大的挑战。尽管贝叶斯优化（BO）取得了显著的成功，但它是电路特定的，限制了设计知识的积累和转移，难以用于更广泛的应用。本文提出了三个新颖的组件：（1）高效的自动内核构建，（2）首次跨不同电路和技术节点进行BO的迁移学习，以及（3）一种选择性迁移学习方案，以确保只利用有用的知识。这些组件与多目标采集集合（MACE）一起集成到BO中，形成了知识对齐和转移优化（KATO），以提供最先进的性能：与基线相比，最多可减少2倍的仿真和提高1.2倍的设计。

自动晶体管尺寸调整在电路设计中仍然是一个难题。如何实现跨电路和技术节点的设计知识转移？

提出了一种基于贝叶斯优化的知识对齐和转移优化方法（KATO），其中包括高效的自动内核构建、跨不同电路和技术节点的转移学习和选择性转移学习方案。

实验结果表明，KATO相对于基线方法可以实现高达2倍的仿真减少和1.2倍的设计改进。该论文的贡献在于提出了一种解决跨电路和技术节点的设计知识转移的方法。

最近相关的研究包括《Bayesian Optimization for Automated Model Selection》、《Practical Bayesian Optimization for Model Fitting with Bayesian Adaptive Direct Search》等。