Learning-driven Physically-aware Large-scale Circuit Gate Sizing

门尺寸在物理设计后的时序优化中起着重要作用。现有的基于机器学习的门尺寸优化方法无法同时优化多个时序路径的时序，并忽略布局的物理约束。与商业门尺寸工具相比，它们导致尺寸解决方案次优和低效问题。在本文中，我们提出了一个基于学习驱动的物理感知门尺寸优化框架，以有效地优化大规模电路的时序性能。在基于梯度下降的优化工作中，为了获得准确的梯度，我们通过联合学习多个时序路径的时序信息和多个比例尺的布局的物理信息，实现了一个多模态门尺寸感知时序模型。然后，基于尺寸导向估计器和自适应反向传播的梯度生成被开发出来以更新门尺寸。我们的结果表明，与商业门尺寸工具相比，我们的方法在更快的速度上实现了更高的时序性能改进。

本论文旨在提出一种学习驱动的物理感知门尺寸调整框架，以有效地优化大规模电路的时序性能。当前机器学习的门尺寸调整方法无法同时优化多个时序路径，并忽略布局上的物理约束，导致尺寸调整的次优解和低效率问题。

本文提出了一种基于梯度下降优化的多模态门尺寸感知时序模型，通过联合学习多个时序路径上的时序信息和多种尺度布局上的物理信息来获得准确的梯度，进而更新门尺寸。相比商业门尺寸调整工具，本文的方法在更快的时间内实现了更高的时序性能改进。

本文的亮点包括：采用了学习驱动的物理感知门尺寸调整框架；使用了基于梯度下降优化的多模态门尺寸感知时序模型；联合学习多个时序路径上的时序信息和多种尺度布局上的物理信息；实验结果表明本文的方法在更快的时间内实现了更高的时序性能改进。

与本文相关的研究包括：门尺寸调整、梯度下降优化、物理感知门尺寸调整、多模态学习、时序性能优化等。