Scalable Test Generation to Trigger Rare Targets in High-Level Synthesizable IPs for Cloud FPGAs

高层次综合（HLS）通过使用诸如SystemC/C++等语言提供抽象和可配置性，特别是对于高性能和云计算环境中的可编程门阵列（FPGA）加速器，已经改变了复杂硬件IP（HWIP）的开发。这些IP可以在云中为不同的FPGA板合成，提供紧凑的面积要求和增强的灵活性。HLS使得设计可以直接在现代FPGA内的ARM处理器上执行，而无需进行寄存器传输级（RTL）合成，从而节省FPGA资源。虽然HLS提供了灵活性和效率，但它也引入了潜在的漏洞，例如隐藏电路的存在，包括在设计中托管硬件特洛伊的可能性。在云环境中，这些漏洞会带来重大的安全问题，例如敏感数据泄露、IP功能中断和硬件损坏，因此需要开发强大的测试框架。本研究提出了一种针对HLS开发的云IP的高级测试方法，特别针对设计中可能存在的隐藏恶意功能。所提出的方法利用选择性仪器化，结合灰盒模糊测试和共性执行技术，以增强测试生成能力。在各种具有嵌入式云相关威胁的HLS基准测试中进行的评估表明，与现有方法相比，我们的框架在检测特洛伊和罕见情况方面具有有效性，展示了覆盖率、时间效率、内存使用和测试成本的改进。

提出一种针对使用高层次综合（HLS）开发的云硬件IP的高级测试方法，以检测可能存在于设计中的恶意功能，解决了HLS带来的潜在安全问题。

选择性插装技术，结合灰盒模糊测试和共性执行技术，提高测试生成能力，检测HLS开发的云IP中隐藏的恶意功能。

实验结果表明，该框架在检测木马和稀有场景方面具有较高的效果，相较于现有方法，该框架具有更好的覆盖率、时间效率、内存使用率和测试成本。

最近的相关研究包括：《基于HLS的FPGA加速器中的硬件木马检测方法》、《一种基于机器学习的HLS代码漏洞检测方法》等。