Chip Placement with Diffusion

Macro placement 是数字电路设计中的一个关键步骤，它定义了大量组件（称为宏）在二维芯片上的物理位置。在放置过程中获得的物理布局决定了芯片的关键性能指标，如功耗、面积和性能。现有的基于学习的方法通常存在缺陷，因为它们依赖于强化学习，这种方法速度较慢，而且通过将放置过程视为顺序过程，限制了代理的灵活性。相反，我们使用强大的扩散模型同时放置所有组件。为了使这些模型能够进行大规模的训练，我们提出了一种新颖的去噪模型架构，以及一种用于预训练的生成大型合成数据集的算法。我们经验证明，我们的模型可以解决放置任务，并在放置基准测试中实现了与最先进方法相比的竞争性能。

本论文旨在解决数字电路设计中的宏布局问题，即如何在芯片上同时放置大量组件以实现最佳性能。当前基于强化学习的学习方法存在效率低下和代理程序灵活性不足等问题。

本文提出了一种基于扩散模型的宏布局方法，可以同时放置所有组件。为了实现大规模的训练，提出了一种新的去噪模型架构和算法来生成大型合成数据集进行预训练。

本文的模型可以有效解决宏布局问题，并在基准测试中表现出与最先进方法相当的性能。实验设计合理，使用了大型合成数据集进行预训练，同时提供了开源代码。

近年来，数字电路布局领域的相关研究包括：《Fast and Accurate View Generation for 3D Object Reconstruction》、《Deep Reinforcement Learning for Floorplan Layout》等。