FloorSet - a VLSI Floorplanning Dataset with Design Constraints of Real-World SoCs

芯片系统及其子系统的楼面规划是物理设计流程中至关重要且不容易的步骤，它代表了一个困难的组合优化问题。一个典型的大规模SoC（系统级芯片）有120个分区，产生了近10E250的搜索空间。随着新型机器学习（ML）方法出现来解决这类问题，需要一个现代化的基准测试，包括一个大型的训练数据集和性能指标，以反映与现有基准测试相比更符合实际约束和目标的情况。为了解决这个需求，我们提出了FloorSet——两个综合性的合成轮廓楼面平面布局数据集，反映了真实SoCs的分布情况。每个数据集都有1M个训练样本和100个测试样本，每个样本都是一个合成楼面平面布局。FloorSet-Prime由完全相邻的直角分区和近乎最优的线长组成。一个反映早期设计阶段的简化数据集FloorSet-Lite由矩形分区组成，白色空白面积不到5％，并具有近乎最优的线长。这两个数据集定义了现代设计流程中的硬约束，如形状约束、边缘亲和力、分组约束和预放置约束。FloorSet旨在推动大规模约束优化问题的基础研究。重要的是，FloorSet缓解了现代ML驱动解决这类问题的核心问题——可重复性。FloorSet作为一个开源仓库，供研究社区使用。

论文旨在解决SoC芯片的平面设计问题，提出了两个综合数据集FloorSet-Prime和FloorSet-Lite，以更好地反映实际约束和目标。

论文提出了一种新的基于机器学习的方法，使用综合数据集进行训练和测试，以解决大规模约束优化问题。

FloorSet-Prime和FloorSet-Lite两个数据集分别包含100万个训练样本和100个测试样本，涵盖了现代设计流程中的硬约束，并且提供了开源代码。论文的方法在实验中表现出色，具有很高的可扩展性。

最近的相关研究包括使用强化学习和遗传算法等方法解决SoC芯片平面设计问题的研究，如《Reinforcement Learning Based Floorplanning》和《Genetic Algorithm Based Floorplanning》。