An Open-Source Fast Parallel Routing Approach for Commercial FPGAs

面对当代FPGA和电路日益复杂和庞大的挑战，布线成为FPGA编译流程中至关重要且耗时的阶段。为了应对这一挑战，我们提出了一种开源并行布线方法，旨在加速商业FPGA的布线过程。我们的方法引入了一种新颖的递归分区三叉树，以增强多网格布线的并行性。此外，我们提出了一种混合更新策略，用于在基于协商的布线算法中加速拥塞系数的更新，以加快拥塞解决。在来自FPGA24布线竞赛的公共基准测试上的评估证明了我们并行路由器的有效性。与学术串行路由器RWRoute相比，它实现了2倍的加速。此外，与行业标准工具Vivado相比，我们的方法不仅提供了2倍的加速，而且还使关键路径电线长度显着提高了31%。

加速FPGA编译流程中的路由阶段，尤其是在面对越来越复杂的FPGA和电路时。

提出了一种递归分区三叉树的并行路由方法，并引入了拥塞系数的混合更新策略来加速拥塞解决。

该方法在公共基准测试中表现出比学术串行路由器RWRoute快2倍的速度，并且相比于业界标准工具Vivado，不仅提供了2倍的加速，还提高了31%的关键路径线长。

与该论文相关的研究包括：FPGA24路由比赛的其他参赛作品，以及其他并行路由算法的研究。