FPQA-C: A Compilation Framework for Field Programmable Qubit Array

本文研究了一种新型体系结构——可编程场量子比特阵列（FPQA），它独特地允许在电路执行期间进行相干的原子移动，并显著减少了长程相互作用的成本。然而，原子移动有多个硬件约束条件，使移动调度非常具有挑战性。因此，本文提出了FPQA-C编译框架，该框架旨在为FPQA的量子比特映射、原子移动和门调度进行定制。该框架包含一个量子比特阵列映射器，利用构建的门频率图上的MAX k-Cut来决定量子比特到阵列的粗粒度映射，以最小化SWAP开销。随后，量子比特-原子映射器确定量子比特到阵列中特定原子的细粒度映射，并考虑负载平衡以防止硬件约束违规。我们进一步提出了一个高并行路由器，迭代地识别可并行化的2Q门，并决定原子移动和门执行，从而提高并行性。此外，为了使用FPQA进行容错计算，我们提供了全面的模拟，评估了逻辑误差率、执行时间、物理量子比特要求、代码距离和带宽。我们在20多个不同的基准测试中对FPQA-C进行了严格评估，包括通用电路（任意、QASMBench、SupermarQ）、量子模拟和QAOA电路。FPQA-C始终优于IBM超导、具有长程门的FAA、具有矩形和三角拓扑结构的FAA，分别将2Q门减少了5.3倍、3.2倍、3.4倍和2.6倍，并将电路深度减少了3.6倍、3.2倍、3.1倍和2.2倍。

论文旨在解决量子计算中长程交互的高代价问题，提出了一种新的架构FPQA，并设计了FPQA-C编译框架来解决硬件限制和提高并行性。

FPQA架构允许在电路执行期间进行相干原子移动，从而显著降低长程交互的代价。FPQA-C编译框架包括了粗粒度的量子比特到阵列的映射、细粒度的量子比特到特定原子的映射、高并行路由器等模块，以减少SWAP开销和提高并行性。

论文在20多个基准测试中评估了FPQA-C的性能，包括通用电路、量子模拟和QAOA电路。FPQA-C在IBM超导、FAA和长程门、FAA和矩形/三角拓扑等现有方法上实现了2Q门减少和电路深度减少，分别达到了5.3x、3.2x、3.4x和2.6x、3.6x、3.2x、3.1x和2.2x的水平。论文还提供了全面的模拟，评估了逻辑错误率、执行时间、物理量子需求、代码距离和带宽。

最近的相关研究包括基于固定原子阵列的量子计算和量子编译器，例如Quantum Compiler Infrastructure、Qiskit Terra和Cirq等。