LLM-Enhanced Bayesian Optimization for Efficient Analog Layout Constraint Generation

本文介绍了一种名为\texttt{LLANA}的新方法，它利用大型语言模型（LLM）增强贝叶斯优化（BO）方法，以更高效地生成模拟设计相关的参数约束。与当前基于BO的模拟布局综合技术相比，\texttt{LLANA}框架具有更快的收敛速度和更少的数据需求，从而限制了其实际应用。实验结果表明，\texttt{LLANA}不仅实现了与最先进的BO方法相当的性能，而且还能够更有效地探索模拟电路设计空间，这要归功于LLM的上下文理解和学习效率。该代码可在\url{https://github.com/dekura/LLANA}上获取。

本文旨在解决模拟电路布局合成中存在的手动过程、时间要求和性能不稳定性等问题。同时，本文还试图验证使用大型语言模型（LLMs）增强贝叶斯优化（BO）的可行性，以提高模拟电路设计相关参数约束的生成效率。

本文提出了一种新的框架LLANA，利用LLMs的few-shot learning能力，更高效地生成模拟设计相关参数约束，从而增强BO算法。相比当前领域的研究，本文的关键思路在于利用LLMs的优越上下文理解和学习效率。

本文实验结果表明，LLANA不仅能够达到与当前BO方法相当的性能，而且能够更有效地探索模拟电路设计空间。此外，本文提供了开源代码，可在GitHub上获得。

最近在这个领域中，还有一些相关研究，如基于机器学习的电路设计自动化（Automated Circuit Design using Machine Learning）和基于BO的电路设计优化（Bayesian Optimization-based Circuit Design Optimization）等。