RoutePlacer: An End-to-End Routability-Aware Placer with Graph Neural Network

现代芯片设计中，布局是一个关键且具有挑战性的步骤，路由能力是布局质量的一个重要指标。目前，以路由能力为导向的布局器通常采用迭代的两阶段方法，第一阶段生成布局解决方案，第二阶段提供非可微的路由结果，以启发式地提高解决方案的质量。这种方法阻碍了在布局过程中共同优化路由能力方面的工作。为解决这个问题，本文介绍了RoutePlacer，一种端到端的路由能力感知布局方法。它训练RouteGNN，一种定制的图神经网络，通过捕捉和融合布局的几何和拓扑表示来高效准确地预测路由能力。训练有素的RouteGNN然后作为路由能力的可微近似，实现端到端基于梯度的路由能力优化。此外，RouteGNN可以作为外部路由器的即插即用替代方案，改善两阶段布局器。我们在开源AI4EDA平台DREAMPlace上的实验表明，与最先进的方法相比，RoutePlacer可以将总溢出量降低高达16%，同时保持路由线长不变；将RouteGNN集成到两阶段布局器中可将总溢出量降低44%，而不会损害线长。

本论文旨在解决现代芯片设计中的放置问题，其中路由能力是放置质量的重要指标。当前的路由能力导向放置器通常采用迭代的两阶段方法，其中第一阶段生成放置解决方案，第二阶段提供非可微路由结果以启发式地改善解决方案质量。这种方法阻碍了同时优化放置中的路由能力。本论文提出了RoutePlacer，一种端到端的路由能力感知放置方法。

RoutePlacer通过训练RouteGNN，一种定制的图神经网络，来捕捉和融合放置的几何和拓扑表示，从而高效准确地预测路由能力。经过良好训练的RouteGNN然后作为路由能力的可微近似，实现端到端基于梯度的路由能力优化。此外，RouteGNN可以作为外部路由器的即插即用替代品，改善两阶段放置器的性能。

本论文的亮点包括：（1）提出了一种端到端的路由能力感知放置方法；（2）训练了一种定制的图神经网络RouteGNN来预测路由能力；（3）RouteGNN可以作为路由器的即插即用替代品，改善两阶段放置器的性能；（4）在DREAMPlace平台上的实验结果表明，RoutePlacer可以将总溢出量降低高达16％，同时保持路由线长不变；将RouteGNN集成到两阶段放置器中可以将总溢出量降低44％而不影响线长。

在这个领域的相关研究包括：（1）基于深度学习的芯片布局优化方法；（2）基于图神经网络的芯片布局优化方法；（3）基于强化学习的芯片布局优化方法。其中一些相关的论文包括：“DeepChip: A Framework for Deep Learning-Based Chip Floorplanning”、“GNN-Based Global Routing for Large-Scale Analog Design”和“Reinforcement Learning Based Chip Placement with Efficient Data Augmentation”。