CircuitVAE: Efficient and Scalable Latent Circuit Optimization

自动设计快速且空间高效的数字电路具有挑战性，因为电路是离散的，必须完全实现所需的逻辑，并且模拟成本高昂。我们通过CircuitVAE解决了这些挑战，这是一种搜索算法，它将计算图嵌入到连续空间中，并通过梯度下降优化物理模拟的学习代理。通过精心控制模拟代理的过度拟合并确保多样化探索，我们的算法具有高样本效率，但可以优雅地扩展到大型问题实例和高样本预算。我们通过设计跨越大范围大小、IO时间限制和样本预算的二进制加法器来测试CircuitVAE。我们的方法在设计大型电路方面表现出色，而其他算法则面临挑战：与强化学习和遗传算法相比，CircuitVAE通常可以在不到一半的样本预算下找到更小且更快的64位加法器。我们还发现，CircuitVAE可以设计出现实世界芯片中的最先进的加法器，证明了我们的方法在实际环境中可以胜过商业工具。

论文旨在解决数字电路设计中的离散性、精确性和高成本模拟等问题。作者提出了一种基于连续空间嵌入计算图并通过梯度下降优化学习的物理模拟替代方案。

CircuitVAE算法将离散的电路嵌入到连续的空间中，并通过学习的物理模拟替代方案进行优化搜索。通过控制模拟替代方案的过拟合和确保多样性探索，算法具有高效率和可扩展性。

论文在设计二进制加法器时进行了测试，结果表明CircuitVAE算法相比强化学习和遗传算法更加高效，能够设计出更小、更快的64位加法器，并且在实际芯片设计中也表现出色。论文提供了数据集和开源代码。

与该论文相关的研究包括：《Neural Architecture Search with Reinforcement Learning》、《Genetic CNN》等。